Библиотека диссертаций Украины Полная информационная поддержка
по диссертациям Украины
  Подробная информация Каталог диссертаций Авторам Отзывы
Служба поддержки




Я ищу:
Головна / Технічні науки / Обчислювальні машини, системи та мережі


Попов Юрій Васильович. Організація обчислювальної мережі для розподіленого логічного моделювання цифрових систем : Дис... канд. наук: 05.13.13 - 2007.



Анотація до роботи:

Попов Ю.В. Організація обчислювальної мережі для розподіленого логічного моделювання цифрових систем. - Рукопис.

Дисертація на здобуття наукового ступеня кандидата технічних наук. – ДВНЗ «Донецький національний технічний університет», Донецьк, 2007.

Дисертація присвячена розробці та дослідженню методів і засобів підвищення ефективності паралельних обчислювальних систем і мереж, розробці та дослідженню нових інформаційних технологій автоматизованого проектування засобів обчислювальної техніки.

У дисертації розроблені методи організації обчислювальної мережі для розподіленого моделювання цифрових систем, запропонований новий спосіб організації списку подій, що прискорює вставку нових елементів, сформульовані нові критерії оптимальності відображення цифрових систем на граф мережних моделюючих процесорів, отримані оцінки часової і ємкісної складності мережних моделюючих процесорів, запропонований новий спосіб налагодження розподілених застосувань з використанням діаграм причинно-наслідкових зв'язків (ПНЗ-діаграм).

У дисертаційній роботі дане нове рішення актуальної наукової задачі розробки та дослідження нових інформаційних технологій автоматизованого проектування засобів обчислювальної техніки та дослідження нових методів і засобів підвищення ефективності паралельних обчислювальних систем і мереж.

При проведенні досліджень отримані наступні основні результати:

1) розроблені методи організації обчислювальної мережі для розподіленого логічного моделювання цифрових систем. Запропоновано структуру мережних моделюючих процесорів, що дозволяє ввести централізовану чергу завдань моделювання для їх наступного оптимального розміщення на вільних моделюючих процесорах;

2) запропонований новий спосіб організації списку подій, що прискорює вставку нових елементів за рахунок застосування дерева часових штампів. Використання дерева часових штампів дозволяє скоротити час внесення нових подій у список і збільшити швидкість моделювання;

3) запропонована нова об'єктна модель протоколів синхронізації логічних процесів при розподіленому логічному моделюванні, що дозволяє заміняти протоколи синхронізації без перезапуску моделюючих процесорів. Це дозволяє прискорити моделювання за рахунок використання оптимального протоколу синхронізації з набору наявних протоколів;

4) сформульовані нові критерії оптимальності та розроблений багатокритеріальний алгоритм для оптимального відображення цифрових систем, що моделюються, на граф мережних моделюючих процесорів. Запропонована система критеріїв, яка ураховує ступінь зв’язку, ступінь досяжності, наявність і розміри циклів у графі процесорів, на додаток до існуючих критеріїв оптимальності, які враховують розміри частин схеми й кількість каналів зв'язків між процесорами. Експериментально показано, що урахування цих нових критеріїв приводить до підвищення швидкості моделювання на 15-30%;

5) отримані оцінки обсягу пам'яті для всіх об'єктів системи. Наведені результати аналітичних досліджень можуть бути використані для вибору оптимальних параметрів відображення цифрових систем на граф процесорів і для оптимального налаштування мережних МодПр;

6) отримані оцінки алгоритмічної складності процедури додавання подій у локальний список подій. Показано, що запропоноване дерево часових штампів дозволяє зменшити часову складність цієї процедури з до ;

7) розроблені технології збору й аналізу результатів розподіленого логічного моделювання. Запропоновано діаграми причинно-наслідкових зв'язків (ПНЗ-діаграми), які є ефективним засобом налагодження розподілених систем. ПНЗ-діаграми призначені для візуального представлення процесу моделювання й графів причинно-наслідкових зв'язків подій. Аналіз цих графів дозволяє оцінити адекватність моделювання, відсутність затримок при моделюванні й зайвих повідомленнях у мережі, визначити вузькі місця в протоколі моделювання;

8) проведене експериментальне дослідження властивостей консервативного й комбінованого протоколів синхронізації процесів при розподіленому моделюванні цифрових систем. Проведено моделювання схем, розмірність яких перебуває в діапазоні від 12 елементів до 237 962 елементів на вхідних послідовностях до 106 подій. У тестах використалися схеми з набору ISCAS'89, ITC'99 і модель мікропроцесора 80386;

9) проведене експериментальне дослідження алгоритму швидкого перерахування матриці найкоротших шляхів між всіма парами вершин у графі після стягування двох вершин. Показано, що для точного знаходження вартості найкоротших шляхів між всіма парами вершин цей алгоритм працює в середньому в 5 разів швидше алгоритму Флойда. Для пошуку приблизної оцінки вартості найкоротших шляхів запропонований алгоритм працює в середньому в 60 разів швидше алгоритму Флойда;

10) розроблений Інтернет-портал розподіленого логічного моделювання для організації вилученого доступу до мережі моделюючих процесорів. Портал доступний в Інтернеті за адресою http://sim.1024.info/.

Публікації автора:

1. Ладыженский Ю.В., Попов Ю.В. Интернет-доступ к системе распределённого логического моделирования цифровых устройств // Вісник Інженерної академії України. Випуск 2-3. – Київ: ІАУ, 2006. – C. 50-54.

2. Ладыженский Ю.В., Попов Ю.В. Многокритериальный алгоритм отображения схем цифровых устройств на граф процессоров при распределенном логическом моделировании // Наукові праці Донецького національного технічного університету. Серія: Обчислювальна техніка та автоматизація. Випуск 88 – Донецьк: ДонНТУ, 2005. – C. 175 – 184.

3. Ладыженский Ю.В., Попов Ю.В. Объектно-ориентированная модель протоколов синхронизации при распределенном логическом моделировании цифровых устройств // Наукові праці Донецького национального технічного університету. Серія: Обчислювальна техніка та автоматизація. Випуск 64 – Донецк: Вид-во ДонНТУ, 2003.– C. 212-221.

4. Ладыженский Ю.В., Попов Ю.В. Программная система для исследования протоколов синхронизации при распределенном событийном логическом моделировании // Наукові праці Донецького национального технічного університету. Серія: Обчислювальна техніка та автоматизація. Випуск 74 – Донецк: Вид-во ДонНТУ, 2004.– C. 201 - 209.

5. Ладыженский Ю.В., Попов Ю.В. Система распределённого логического моделирования цифровых устройств с использованием консервативного протокола синхронизации // Наукові праці Донецького національного технічного університету. Серія: інформатика, кібернетика та обчислювальна техніка, випуск 39: - Донецьк: ДонНТУ, 2002. – C. 21-29.

6. Ладыженский Ю.В., Попов Ю.В., Тесленко Г.А. Программная система для распределённого логического моделирования с динамическим протоколом синхронизации // Радіоелектронні і компь’ютерні системи. – Харків: ХАІ, 2007. - № 8 (27). – C. 25-29.

7. Ladyzhensky Y.V., Popoff Y.V. Architecture of Internet Access to Distributed Logic Simulation System // Proceedings of East-West Design and Test Workshop (EWDTW’06). – Sochi, Russia, September 15-19, 2006. – Kharkov: Kharkov National University of Radioelectronics, 2006. – 483 p. – P. 339 - 343.

8. Ladyzhensky Y.V., Popoff Y.V. A program system for distributed event-driven logic simulation of VHDL designs // Proceedings of East-West Design & Test Workshop (EWDTW’04). – Yalta, Alushta, Crimea, Ukraine, September 23-26, 2004. – Kharkov: Kharkov National University of Radioelectronics, 2004. – 289 p. – P. 203 - 209.

9. Ladyzhensky Y.V., Popoff Y.V. Software system for distributed event-driven logic simulation // Proceedings of IEEE East-West design and test workshop (EWDTW’05) . – ISBN 966-659-113-8. – Odessa, Ukraine, September 15-19, 2005. – 289 p. – P. 119 – 122.

10. Ладыженский Ю.В., Попов Ю.В. Объектная организация логического моделирования цифровых устройств на компьютерной сети // IV міжнародна молодіжна науково-практична конференція “Людина і космос”. Збірник тез, Національний центр аерокосмічної освіти молоді України, 5-7 червня 2002 р. - Днепропетровск: НЦАОМУ, 2002. – C. 364.

11. Ладыженский Ю.В., Попов Ю.В. Объектно-ориентированные методы проектирования распределённых моделей систем управления // Матеріали міжнародної конференції з управління “Автоматика 2002”, ДонНТУ, 16-20 сентября 2002 г. – Донецк, 2002 – т. 1 - C. 58-59.

12. Ладыженский Ю.В., Попов Ю.В. Программная система для исследования протоколов синхронизации при распределенном событийном логическом моделировании // Материалы научно-практической конференции «Современные технологии проектирования систем на микросхемах программируемой логики», Харьковский национальный университет радиоэлектроники, 23 сентября 2003 г. – Харьков, 2003. – C. 44.

13. Ладыженский Ю.В., Попов Ю.В. Технология сбора и анализа результатов распределённого логического моделирования // Сборник тезисов докладов международной практической конференции студентов, аспирантов и молодых ученых «Компьютеры. Программы. Инетрнет. 2003», НТУУ «КПИ», 21-23 апреля 2003 г. – Киев, 2003. – C. 43.

14. Ладыженский Ю.В., Попов Ю.В. Исследование комбинированного протокола синхронизации логических процессов при распределенном событийном моделировании цифровых устройств // Моделирование и компьютерная графика: Материалы 1-й международной научно-технической конференции, г. Донецк, 04-07 октября 2005 г. – Донецк, ДонНТУ, 2005. – C. 165-169.

У роботах, які опубліковані в співавторстві, дисертантові належить: [1] – схема взаємодії основних компонентів системи, практична реалізація; [2] – система криетриев і багатокритеріальний алгоритм для оптимального відображення цифрових систем на граф процесорів; [3] – об’єктно-орієнтований аналіз протоколів синхронізації; [4] – розроблена архітектура програмної системи, сервер звітів; [5] – аналіз послідовних і розподілених алгоритмів моделювання, стуктура й функціонування мережного моделюючого процесора; [6] – схема динамічної заміни протоколів синхронізації; [7] –архітектура Інтернет-доступу до мережі моделюючих процесорів; [8] – схема взаємодії компілятора VHDL і моделюючої системи; [9] – практична реалізація й експериментальне дослідження; [10] -діаграма варіантів використання й діаграма класів; [11] – архітектура системи, що дозволяє змінювати протокол синхронізації без перезапуску системи; [12] –журнал звіту моделюючого процесора спеціального формату; [13] – ПНЗ-діаграми, часові діаграми; [14] – проведення й аналіз результатів експериментальних досліджень.