Анотація до роботи:

Синегуб М.І. Методи структурного синтезу базових арифметичних функціональних пристроїв з підвищеною швидкодією. Рукопис.

Дисертація на здобуття наукового ступеня кандидата технічних наук за спеціальністю 05.13.05 — Елементи та пристрої обчислювальної техніки та систем керування. Одеський національний політехнічний університет, Одеса, 2007 р.

Дисертація присвячена розробці нових та удосконаленню відомих методів виконання арифметичних операцій і методів структурного синтезу арифметичних пристроїв цифрової обчислювальної техніки, а саме: підсумовуючих пристроїв чисел з плаваючою комою, помножувачів і помножувачів/суматорів на базі багаторозрядних багатооперандних суматорів різних структур, що підвищують швидкодію даних пристроїв.

Розроблені нові алгоритмічний і таблично-алгоритмічний методи структурного синтезу підсумовуючих пристроїв чисел з плаваючою комою, що дозволяють синтезувати підсумовуючі пристрої високої швидкодії, а також з розширеними функціональними можливостями. Так, в порівнянні з відомими рішеннями швидкодія у запропонованих підсумовуючих пристроях може бути збільшена до 40 %. Пристрої за авторськими свідоцтвами № 1290300 “Устройство для суммирования двух чисел с плавающей запятой” і № 1348825 “Устройство для суммирования чисел с плавающей запятой” упроваджено на підприємстві п/с Р6533.

Подальший розвиток набув метод перемноження двох цілих чисел на основі роздільного підсумовування на кожному ранзі, окрім останнього, сум і перенесень, одержаних при підсумовуванні результатів на попередньому ранзі.

Розроблені нові алгоритмічні методи структурного синтезу помножувачів і помножувачів/суматорів на основі використання багаторозрядних багатооперандних суматорів різних структур. Швидкодія синтезованих на основі даних методів помножувачів цілих чисел в залежності від розрядності операндів може збільшитися до 15 % в порівнянні з відомими рішеннями. Апаратні витрати при синтезі запропонованих помножувачів і помножувачів/суматорів можуть бути розраховані з частковим використанням формул, які визначають швидкодію даних пристроїв.

Сформована низка функціональних моделей на мові Verilog структур підсумовуючих пристроїв чисел з плаваючою комою різного рівня абстракції з метою їх моделювання і визначення основних характеристик за швидкодією і апаратними витратами.

В дисертаційній роботі досліджені та проаналізовані існуючі методи проектування цифрових операційних пристроїв; розроблені методи структурного синтезу арифметичних пристроїв цифрової обчислювальної техніки, які забезпечують підвищення їх швидкодії. При цьому одержані наступні основні результати.

1. Розроблені нові алгоритмічний і таблично-алгоритмічний методи структурного синтезу підсумовуючих пристроїв чисел з плаваючою комою, що удосконалюють “класичну” макрооперацію підсумовування чисел з плаваючою комою, і дозволяють отримувати підсумовуючі пристрої більш високої швидкодії і з додатковими функціональними можливостями. Так, в порівнянні з відомими рішеннями запропоновані підсумовуючі пристрої мають виграш в швидкодії до 40 %. Пристрої за авторськими свідоцтвами № 1290300 “Устройство для суммирования двух чисел с плавающей запятой” і № 1348825 “Устройство для суммирования чисел с плавающей запятой” упроваджено на підприємстві п/с Р6533.

2. Розроблені нові алгоритмічні методи структурного синтезу помножувачів і помножувачів/суматорів на основі використання багаторозрядних багатооперандних суматорів різних структур. Швидкодія синтезованих на основі даних методів помножувачів цілих чисел в порівнянні з класичним матричним помножувачем зростає на » 15 %.

3. Удосконалено алгоритмічний метод перемноження двох цілих чисел на основі роздільного підсумовування часткових сум і перенесень, одержаних при підсумовуванні результатів на попередньому ранзі.

4. Синтезовані нові швидкодіючі структури суматорів цілих чисел і підсумовуючих пристроїв чисел з плаваючою комою. Запропоновані підсумовуючі пристрої чисел з плаваючою комою розташовуються за часовими характеристиками і апаратними витратами згідно з принципом Парето.

5. Синтезовані нові швидкодіючі структури помножувачів і помножувачів/суматорів цілих чисел, побудованих на базі ББС різних структур. Апаратні витрати при синтезі запропонованих помножувачів і помножувачів / суматорів можуть бути розраховані з частковим використанням формул, які визначають швидкодію даних пристроїв.

6. Створена низка функціональних моделей на мові Verilog структур підсумовуючих пристроїв чисел з плаваючою комою різного рівня абстракції з метою їх моделювання і визначення основних характеристик за швидкодією і апаратними витратами. Підтверджена вірність розрахунків часових параметрів підсумовуючих пристроїв, представлених у другому розділі.

7. Розглянуті в дисертації підсумовуючі пристрої, помножувачі і помножувачі/суматори, виконані у вигляді ПЛІС, можуть знайти широке застосування при проектуванні засобів цифрової обчислювальної техніки, зокрема, в спецпроцесорах, що виконують швидке перетворення Фур’є. Вони можуть бути також вбудовані в мікропроцесори, що підвищить швидкодію останніх.

8. Розроблені алгоритмічні методи структурного синтезу помножувачів і помножувачів/суматорів можуть бути використані для проектування пристроїв помноження і помноження/підсумовування чисел з фіксованою комою.

9. Основні положення, виводи та рекомендації, що наведені у дисертаційній роботі, планується використати в НДЕКР по розробці та створенню програмно-технічних комплексів на ВАТ “Елемент”, та використовуються у навчальному процесі ОНПУ в дисципліні “Паралельні обчислювальні процеси”, що викладається на кафедрі “Системне програмне забезпечення” для студентів фаху 8.080403 “Програмне забезпечення автоматизованих систем”.

Публікації автора:

1. Паулин О.Н., Ляховецкий А.М., Синегуб Н.И. Повышение быстродействия комбинационных умножителей // Тр. Одес. политехн. ун-та. Одесса, 1996. №2. С. 17 18.

2. Паулин О.Н., Синегуб Н.И. Построение быстродействующего умножителя на базе многооперандных сумматоров // Тр. Одес. политехн. ун-та. Одесса. 2000. №1. С. 119 123.

3. Паулин О.Н., Синегуб Н.И., Квятковский Р.С. Метод и средства проектирования структур быстродействующих устройств умножения // Тр. Одес. политехн. ун-та. Одесса, 2001. №4. С. 100 104.

4. Синегуб Н.И. Сумматоры чисел с плавающей запятой // Тр. Одес. политехн. ун-та. Одесса, 2004. №1. С. 96 99.

5. Паулин О.Н., Шапо Ф.С., Синегуб Н.И. Модель сумматора с параллельным выполнением микроопераций // Технология и конструирование в электронной аппаратуре. Одесса, 2005. №2. С. 17 20.

6. Паулин О.Н., Синегуб Н.И., Шапо Ф.С. О повышении эффективности сумматоров/вычитателей // Методы исследования и проектирования сложных технических систем. Сборник статей. М.: МГТУ, 1993. № 564. С. 81 86.

7. Паулин О.Н., Синегуб Н.И. О некоторых способах повышения быстродействия сумматоров/вычитателей с плавающей запятой / Одесский государственный политехнический университет. Одесса, 1997. Деп. в ГНТБ Украины 28.07.97, № 441. Ук97.

8. Паулин О.Н., Полин Е.Л., Синегуб Н.И. Вопросы построения быстродействующих структур сумматоров/вычитателей на базе ФМ-языка // Придніпровський науковий вісник. Технічні науки. Дніпропетровськ, 1998. №55 (122). С. 86 90.

9. Паулин О.Н., Синегуб Н.И., Ляховецкий А.М. Построение быстродействующих устройств умножения на основе многооперандных сумматоров // Автоматика – 2000. Міжнародна конференція з автоматичного управління, Львів, 11 – 15 вересня 2000: Праці в 7-ми томах. Т. 7. Львів: Державний НДІ інформаційної інфраструктури, 2000. С. 167 173.

10. Паулин О.Н., Синегуб Н.И. Метод и средства проектирования быстродействующих умножителей // Матеріали міжнародної конференції з управління “Автоматика – 2001”. Том другий. Одеса: ОДПУ, 2001. С. 117 118.

11. Синегуб Н.И. Синтез устройств умножения/суммирования // Матеріали міжнародної науково-практичної конференції “Розвиток наукових досліджень “2005””, 7-9 листопада 2005 р. Том восьмий. Полтава: “ІнтерГрафіка”, 2005. С. 76 80.

12. А. с. 1290300 СССР, МКИ G 06 F 7/50. Устройство для суммирования двух чисел с плавающей запятой / В.А. Минченко, О.Н. Паулин, Е.Л. Полин, В.В. Шабадаш, Н.И. Синегуб. №3875082; Заявлено 26.03.85; Опубл. 15.02.87, Бюл. №6. 3 с.

13. А. с. 1348825 СССР, МКИ G 06 F 7/50. Устройство для суммирования чисел с плавающей запятой / А.В. Дрозд, О.Н. Паулин, Е.Л. Полин, Н.И. Синегуб. №4047238; Заявлено 08.01.86; Опубл. 30.10.87, Бюл. №40. 4 с.

14. А. с. 1545216 СССР, МКИ G 06 F 7/50. Устройство для суммирования M чисел / О.Н. Паулин, Э.В. Полянский, Н.И. Синегуб, М.В. Шуликов. — №4211885; Заявлено 05.02.87; Опубл. 23.02.1990; Бюл. №7. 8 с.

15. А. с. 1667056 СССР, МКИ G 06 F 7/50. Устройство для суммирования-вычитания чисел с плавающей запятой / О.Н. Паулин, Н.И. Синегуб. №4735415; Заявлено 14.07.89; Опубл. 30.07.91, Бюл. №28. 3 с.

16. А. с. 1833864 СССР, МКИ G 06 F 7/50. Устройство для суммирования чисел в дополнительном коде с плавающей запятой / А.В. Дрозд, О.Н. Паулин, Н.И. Синегуб. №4913672; Заявлено 20.02.91; Опубл. 15.08.93, Бюл. №30. 4 с.

17. Патент 94023276 України, МКІ G 06 F 7/50. Пристрій для підсумовування трьох n-розрядних операндів / Паулін О.М., Ляховецький О.М., Синегуб М.І.; Спеціальне проектно-конструкторське бюро "Діскрет" при Одеському державному політехнічному університеті. №23235А; Заявл. 14.02.94; Опубл. 31.08.98; Бюл. №4. 6 с.

18. Патент 95020532 України, МКІ G 06 F 7/50. Пристрій для підсумовування двох чисел з плаваючою комою / Паулін О.М., Синегуб М.І.; Одеський державний політехнічний університет. №23372А; Заявл. 07.02.95; Опубл. 31.08.98; Бюл. №4. 1 с.

19. Патент 96041738 України, МКІ G 06 F 7/50. Пристрій визначення значень бітів знака результату підсумовування трьох чисел у доповняльному коді / Паулін О.М., Ляховецький О.М., Синегуб М.І.; Паулін О.М., Ляховецький О.М., Синегуб М.І. №41377; Заявл. 30.04.96; Опубл. 17.09.01; Бюл. №8. 3 с.

20. Патент 96051762 України, МКІ G 06 F 7/50. Пристрій підсумовування двох чисел з плаваючою комою / Паулін О.М., Ляховецький О.М., Синегуб М.І.; Паулін О.М., Ляховецький О.М., Синегуб М.І. №41379; Заявл. 05.05.96; Опубл. 17.09.01; Бюл. №8. 1 с.

21. Патент 99116224 України, МКІ G 06 F 7/52. Швидкодіючий помножувач / Паулін О.М., Синегуб М.І.; Одеський державний політехнічний університет. №47521; Заявл. 16.11.99; Опубл. 15.07.02; Бюл. №7. 7 с.