Цмоць Іван Григорович. Компоненти обчислювальних систем узгоджено-паралельної обробки сигналів у реальному часі : дис... д-ра техн. наук: 05.13.05 / Національний ун-т "Львівська політехніка". — Л., 2006. — 402арк. — Бібліогр.: арк. 332-355.
Анотація до роботи:
Цмоць І.Г. Компоненти обчислювальних систем узгоджено-паралельної обробки сигналів у реальному часі. – Рукопис.
Дисертація на здобуття наукового ступеня доктора технічних наук за спеціальністю 05.13.05 – елементи та пристрої обчислювальної техніки та систем керування. – Інститут кібернетики імені В.М. Глушкова НАН України, Київ, 2006.
Дисертацію присвячено питанням розвитку теорії побудови пристроїв ОС реального часу, розробки нових методів, алгоритмів і структур для реалізації базових операцій і алгоритмів ЦОС та створенню компонентів обчислювальних систем узгоджено-паралельної обробки сигналів у реальному часі з високою ефективністю використання обладнання.
Розвинуто теорію побудови пристроїв ОС реального часу, яка ґрунтуються на методі просторово-часового відображення обчислювальних алгоритмів в узгоджено-паралельні структури, запропонованих принципах побудови, методах і засобах узгодження, розроблених нових методах, алгоритмах і структурах пристроїв для реалізації базових операцій та алгоритмів ЦОС, нових структурах паралельної пам’яті, отриманих аналітичних виразах оцінки основних параметрів і забезпечує створення пристроїв ОС узгоджено-паралельної обробки сигналів у реальному часі з високою ефективністю використання обладнання. Розроблено і орієнтовано на НВІС-реалізації нові методи та алгоритми прискореного обчислення базових операцій та алгоритмів ЦОС, структури операційних пристроїв, паралельної пам’яті та процесорів ОС узгоджено-паралельної обробки сигналів у реальному часі. Продемонстровано ефективність розвинутої теорії на прикладі розробки комплекту спеціалізованих НВІС та високопродуктивних процесорів і систем обробки сигналів у реальному часі з високою ефективністю використання обладнання.
У дисертаційній роботі на основі проведених досліджень вирішено важливу науково-технічна проблему – розвинуто теорію побудови пристроїв ОС реального часу, розроблено нові методи, алгоритми та НВІС-структури операційних пристроїв, обчислювана здатність яких узгоджується з інтенсивністю надходження даних і створено компоненти ОС узгоджено-паралельної обробки сигналів у реальному часі з високою ефективністю використання обладнання. При цьому отримано такі основні результати:
1. Обґрунтовано необхідність створення, сформульовано вимоги та запропоновано принципи побудови компонентів і ОС узгоджено-паралельної обробки сигналів у реальному часі, розроблено базові структури операційних пристроїв, паралельної пам’яті та процесорів, отримано аналітичні вирази для оцінки їхньої швидкодії, затрат і ефективності використання обладнання.
2. Розроблено і використано метод просторово-часового відображення обчислювальних алгоритмів у узгоджено-паралельні структури, який завдяки врахуванню особливостей засобів реалізації, вимог конкретних застосувань і інтенсивності надходження даних забезпечує синтез обчислювальних пристроїв з високою ефективністю використання обладнання.
3. Розвинуто теорію побудови пристроїв ОС реального часу, яка ґрунтуються на методі просторово-часового відображення обчислювальних алгоритмів у узгоджено-паралельні структури, методах і засобах узгодження, розроблених нових методах, алгоритмах і структурах пристроїв для реалізації базових операцій та алгоритмів ЦОС, нових структурах паралельної пам’яті, отриманих аналітичних виразах оцінки основних параметрів і забезпечує створення пристроїв ОС узгоджено-паралельної обробки сигналів у реальному часі з високою ефективністю використання обладнання.
4. Розроблено нові алгоритми та структури пристроїв для узгоджено-паралельного виконання арифметичних операцій у системах реального часу:
множення дійсних і комплексних чисел, в яких завдяки врахуванню величини зміни операндів, узгодженню інтенсивністю надходження даних із обчислювальною здатністю пристроїв шляхом вибору тактової частоти роботи і розрядності каналів надходження операндів підвищено ефективність використання обладнання;
ділення та добування квадратного кореня, в яких за рахунок одночасного отримання двох розрядів результату підвищено швидкодію.
5. Розроблено новий метод і паралельні алгоритми прискореного обчислення базових операцій швидких алгоритмів ОТП, які ґрунтуються на операціях формування і підсумовування багаторядного коду без поширення перенесення та на їх основі синтезовано операційні пристрої для обчислення базових операцій алгоритмів ШПФ комплексної послідовності за основою два, чотири та розщепленою основою два-чотири як з часовим, так і частотним прорідженням, які мають на 20-30% більшу швидкодію ніж відомі.
6. Розроблено нові алгоритми та структури пристроїв узгоджено-паралельного обчислення сум парних добутків, в яких за рахунок врахування зміни величини операндів, узгодження інтенсивності надходження даних із обчислювальною здатністю шляхом вибору розрядності та кількості каналів надходження даних підвищено ефективність використання обладнання.
7. Розроблено нові узгоджено-паралельні алгоритми і структури пристроїв для паралельного та паралельно-потокового сортування інтенсивних потоків даних у реальному часі. Показано, що за рахунок узгодження сортувальної здатності з інтенсивністю надходження даних і введення зворотних зв'язків у пристрої паралельно-потокового сортування на основі методу витіснення підвищено ефективність використання обладнання на 40%.
8. З використанням методу порозрядного порівняння розроблено нові систолічні алгоритми і НВІС-структури для обчислення мінімальних і максимальних значень, медіанної фільтрації, які відрізняються від відомих простотою реалізації та малим конвеєрним тактом, який дорівнює часу спрацювання тригера і трьох логічних елементів типу "I".
9. Запропоновано принципи побудови, базові структури та методи синтезу паралельної пам’яті з заданими технічними характеристиками, отримано аналітичні вирази для оцінки їхньої швидкодії, затрат і ефективності використання обладнання. Розроблено нові структури спеціалізованої паралельної пам'яті, в яких за рахунок узгодження інтенсивності доступу до пам’яті з інтенсивністю надходження даних, врахування структури даних і особливостей алгоритмів розв'язання задач підвищено ефективність використання обладнання.
10. Показано, що вдосконалені швидкі алгоритми базових ОТП мають спрощені структури базових операцій та алгоритмів і забезпечують простоту переходу до загального та спеціальних випадків ШПФ і ШПХ. З використанням отриманих алгоритмів розроблено програмовані на розмір і вид базового ОТП потоково-конвеєрні НВІС-процесори та синтезовано з їх використанням матричні процесори для реалізації ОТП більших розмірностей у реальному часі.
11. Продемонстровано ефективність отриманих паралельних алгоритмів і методів проектування на прикладі розробки апаратно-штучної нейронної мережі, високопродуктивних процесорів і систем реального часу з високою ефективністю використання обладнання та комплекту спеціалізованих НВІС в складі: арифметично-комутуючого пристрою, пристрою множення комплексних чисел, генератора адрес і комутатора каналів, контролера багатопортової пам'яті та процесора 2-4-8-16-точкового ШКПФ-ШСПФ.
Всі нові технічні рішення захищені авторськими свідоцтвами та патентами на винаходи.
Публікації автора:
Цмоць І.Г. Інформаційні технології та спеціалізовані засоби обробки сигналів і зображень у реальному часі. – Львів: УАД, 2005. – 227с.
Цмоць І.Г. Паралельні алгоритми та матричні НВІС-структури пристроїв множення для комп’ютерних систем реального часу // Інформаційні технології і системи. – Львів 2004. – Т. 7. – №1. – С. 5-16.
Цмоць И.Г. Алгоритми та матричні НВІС-структури пристроїв ділення для комп’ютерних систем реального часу // Автоматика. Автоматизация. Электротехнические комплексы и системы. – Херсон, 2004. – №1 (13). – С. 97-105.
Цмоць І.Г. Паралельні алгоритми та матричні НВІС-структури багатофункціональних арифметичних пристроїв для комп’ютернх систем реального часу. Зб. наук. пр./ Ін-т проблем моделювання в енергетиці ім. Г.Є. Пухова. – К., 2003. – Вип. №623. – С. 114-130.
Цмоць І.Г. Алгоритмічні багатооперандні операційні пристрої високопродуктивних процесорів управління та цифрової обробки сигналів // Технічні вісті. – Львів, 2000. – № 1/10, 2/11. – С. 46-49.
Цмоць І.Г. Особливості проектування алгоритмічних операційних пристроїв високопродуктивних процесорів цифрової обробки сигналів // ІПМЕ НАН України: "Моделювання та інформаційні технології". – К., 2000. – Вип. 5. – С. 147-154.
Цмоць І.Г. Алгоритми та НВІС-структури для добування квадратного кореня // Вісник Національного ун-ту "Львівська політехніка". – 2000. –№ 398. – С. 139-142.
Цмоць І.Г. Паралельні алгоритми і структури пристроїв піднесення до степеня // Технічні вісті. – Львів, 1999. – №1 (8), 2 (9). – С. 24-27.
Цмоць І.Г. Принципи побудови і базові структури паралельної пам'яті // ІПМЕ НАН України: "Моделювання та інформаційні технології". – Львів, 1999. – Вип. 1. – С. 27-33.
Цмоць І.Г. Паралельно-потокові системи цифрової обробки сигналів з обміном через багатопортову пам'ять // Вісн. Державного ун-ту "Львівська політехніка". – 1999. – №373. – С. 106-111.
Цмоць І.Г. Алгоритмічні операційні пристрої для обчислення базових операцій алгоритмів швидкого перетворення Фур'є комплексної послідовності // ІПМЕ НАН України: "Моделювання та інформаційні технології". – К., 1999. – Вип. 2. – С. 159-173.
Цмоць І.Г. Особливості проектування спеціалізованих комп'ютерних систем для обробки інтенсивних потоків інформації // ІПМЕ НАН України: "Моделювання та інформаційні технології". –К., 1999. – Вип. 8. – С. 143-149.
Цмоць І.Г. Алгоритми і структури для ВІС перемножувача комплексних чисел // Вісн. Державного ун-ту "Львівська політехніка". – 1998. – № 327. – С. 231-240.
Цмоць І.Г. Принципи розробки і оцінка основних характеристик високопродуктивних процесорів на надвеликих інтегральних схемах // Вісн. Державного ун-ту "Львівська політехніка". –1998. – № 349. – С. 5-11.
Цмоць І.Г. Метод і структура ВІС для прискоренного виконання операції швидкого перетворення Фур'є за основою два // Вісн. Державного ун-ту "Львівська політехніка". – 1998. – № 351. – С. 13-19.
Ткаченко Р.О., Ткаченко П.Р., Цмоць І.Г.Апаратна реалізація багатошарових перцептронів з неітераційним навчанням // Ін-т проблем моделювання в енергетиці НАН України. К., 2005. – Вип. 29. – С. 103-113.
Грицик В.В., Опотяк Ю.В., Цмоць І.Г., Бондарук А.Б. Базові компоненти інтелектуальних систем введення, обробки класифікації та розпізнавання зображень у реальному часі // Інформаційні технології і системи. – Львів, 2005. – Т.8. – №1. – С. 104-113.
Бондарук А.Б., Цмоць І.Г. Методи синтезу паралельної пам’яті спеціалізованих комп’ютерних систем реального часу // Інформаційні технології і системи. – Львів, 2004. –Т.7. –№2. – С. 113-118.
Стрямець С.П., Цмоць І.Г. Паралельні алгоритми та НВІС-структури обчислення суми парних добутків // Вісн. Національного ун-ту “Львівська політехніка”. – Львів, 2003. – №496. – С. 255-263.
Батюк А.Є., Худий А.М., Цмоць І.Г. Конвеєрний паралельно-потоковий пристрій сортування даних у реальному часі методом злиття // Віс. Національного ун-ту “Львівська політехніка”. – Львів, 2003. – № 481. – С. 19-26.
Батюк А.Є., Худий А.М., Цмоць І.Г. Алгоритми та НВІС-структури для обчислення максимальних і мінімальних значень // Вісн. Національного ун-ту “Львівська політехніка”. – Львів, 2003. – №471. – С. 120-125.
Грицик В.В., Литвиненко В.І., Цмоць І.Г., Стех С.М. Теоретичні і прикладні проблеми застосування штучних імунних систем // Інформаційні технології і системи. – Львів 2003. – Т.6, № 1-2. – С. 7-45.
Кучинський Т., Лашко О., Цмоць І., Яцимірський М. НВІС-структури для обчислення симетричного біортогонального швидкого хвильвого перетворення // Вісн. Національного ун-ту “Львівська політехніка”. – Львів, 2002. – №450. – С. 50-55.
Цмоць І.Г., Рахман М.Л. Алгоритми та пристрої паралельно-потокового сортування даних // ІПМЕ НАН України. – К., 2001. – Вип. 12. – С. 151-158
Цмоць І.Г., Рахман М.Л. Паралельні алгоритми та пристрої сортування чисел // ІПМЕ НАН України. – К., 2001. – Вип.. 11. – С. 83-91.
Кубинський, Цмоць І.Г., М. Яцимірський. Алгоритми НВІС-структури для обчислення біортогонального швидкого хвильвого перетворення CDF 9/7 // ІПМЕ НАН України. – К., 2001. – Вип.. 10. – С. 146-153.
Цмоць І.Г., Сенько В.В., Батюк А.Є. Паралельні алгоритми та НВІС-структури для медіанної фільтрації зображень в реальному масштабі часу // ІПМЕ НАН України. – К., 2000. – Вип.9. – С. 133-142.
Цмоць І.Г., Ваврук Є.А., Демида Б.А. Аналіз методів управління доступом до паралельної пам'яті // Вісн. Державного ун-ту "Львівська політехніка". – 2000. –№392. – С. 27-31.
Демида Б.А., Рашкевич Ю.М., Цмоць І.Г. Аналіз структур комутаційних мереж і оцінка їх основних характеристик // "Комп'ютерні технології друкарства". – Львів, 2000. – №5. – С. 310-319.
Цмоць І.Г., Рашкевич Ю.М., Демида Б.А., Ревич М.Р., Кашем А.М. Паралельна пам'ять систем управління та цифрової обробки і оцінка її основних характеристик // Вестн. Харьковского государственного политехнического ун-та. – Харьков, 2000. – Вып. 97. – С. 79-84.
Ліскевич Р.І., Цмоць І.Г., Яцимірський М.М. Універсальний НВІС-процесор швидких тригонометричних перетворень // ІПМЕ НАН України. – К., 2000. – Вип..10. – С. 190-197.
Ваврук Є.Я., Рашкевич Ю.М., Цмоць І.Г. Метод діагностики бортових систем цифрової обробки сигналів // ІПМЕ НАН України "Моделювання та інформаційні технології". – К., 2000. – Вип.6. – С. 179-182.
Демида Б.А., Цмоць І.Г. Базові структури комп'ютерних систем для обробки інтенсивних потоків даних // Вісн. Національного ун-ту "Львівська політехніка". – 2000. – №413. – С. 7-12.
Цмоць І.Г., Демида Б.А. Синтез паралельної пам'яті для систем керування та цифрової обробки сигналів // Вісн. Державного ун-ту "Львівська політехніка". – 1999. – №370. – С. 9-18.
Ткаченко Р.О., Цмоць І.Г. Акселератор для реалізації штучних нейронних мереж на основі нейропарадигми "Функціонал на множині табличних функцій" // ІПМЕ НАН України. – К., 1999. – Вип.7. – С. 20-28.
Ваврук Е.Я., Рашкевич Ю.М., Цмоць І.Г. Підходи до побудови та вибору елементної бази процесорів управління та цифрової обробки сигналів // ІПМЕ НАН України "Моделювання та інформаційні технології". – К., 1999. – Вип.3. – С. 160-168.
Цмоць І.Г., Демида Б.А. Структури спеціалізованої паралельної пам'яті високопродуктивних процесорів управління та цифрової обробки сигналів // Вісн. Державного ун-ту "Львівська політехніка". – 1999. – №380. –С. 18-29.
Цмоць І., Демида Б. Структури пам'яті з дисципліною доступу FIFO // Вісн. Державного ун-ту "Львівська політехніка". – 1999. – №386. – С. 21-26.
Цмоць І.Г., Яцимірський М.М. Синтез алгоритмів і потокових структур перетворення Фур'є для НВІС // ІПМЕ НАН України "Моделювання та інформаційні технології". – К., 1999. – Вип.4. – С. 113-118.
Цмоць І.Г., Батюк А.Є. Методи синтезу спеціалізованих обчислюваних систем для розв’язання задач в реальному масштабі часу // Інформаційні технології та системи. – Львів, 1999. – Т.2. – №1. – С. 155-161.
Цмоць І.Г., Демида Б.А. Особливості та основні принципи побудови пам'яті програмованих процесорів цифрової обробки сигналів // Технічні вісті. – Львів, 1998. – №1 (6), 2 (7). – С. 34-39.
Цмоць І.Г., Батюк А.Є. Перспективні шляхи побудови процесорів управління та обробки сигналів // Інформаційні технології та системи. – Львів, 1998. – № 1/2. – С. 185-189.
Цмоць І.Г., Демида Б.А. Структурна організація багатопортової пам'яті на базі ВІС пам'яті з довільним доступом для мультипроцесорних систем цифрової обробки сигналів // Вісн. Державного ун-ту "Львівська політехніка". – 1997. – № 322. – С. 160-166.
Цмоць І.Г., Паньків Р.С. Основні характеристики макроелементів ВІС процесорів управління та цифрової обробки сигналів // Вісн. Державного ун-ту "Львівська політехніка". – 1996. – № 313. – С. 121-124.
Деклараційний пат.29700 А Україна, G06F 7/08. Пристрій для сортування / А.Є. Батюк, Ю.М. Шашкевич, І.Г. Цмоць Бюл. № 6-11, 2000.
Деклараційний пат. 29630 А Україна, G06F 7/08. Пристрій для визначення максимального числа з групи чисел / Ю.М. Шашкевич, Д.Д. Зербіно, І.Г. Цмоць Бюл. № 6-11, 2000.
Пат.23357 А Україна, G11 C11/00, G06 F7/08 Буферний запам'ятовуючий пристрій / Б.А. Демида, Ю.М. Шашкевич, І.Г. Цмоць Бюл. №4, 1998.
Пат. №23358А Україна, МПК G11 C11/00. Багатопортова пам'ять / Б.А. Демида, Ю.М. Шашкевич, І.Г. Цмоць Бюл. №4, 1998.
Грицик В.В., Опотяк Ю.В., Цмоць І.Г. Інформаційні технології паралельної обробки сигналів і зображень у реальному часі для НВІС-архітектур. Матеріали науково-практичної конференції “Інтелектуальні системи прийняття рішень та прикладні аспекти інформаційних технологій”. – Херсон-Євпаторія, 2005. – Т.1. – С. 75-78.
A. Batyuk, A Khudyi, I. Tsmots. Algorithms and VLC-structures for caculus of maximum and minimum values. Матеріали VII Міжнародної науково-технічної конференції CADSM2003. – Львів – Славське, 2003. – С. 51-52.
Батюк А.Є., Цмоць І.Г. Паралельні алгоритми та НВІС-структури для сортування інтенсивних потоків даних. Праці МКІМ – 2002. – Львів, 2002. – Т.1., Ч.1. – С. 163-168.
Рашкевич Ю.М., Цмоць І.Г., Батюк А.Є. Метод та НВІС-структури для прискореного обчислення базових операцій швидких алгоритмів ортогональних тригонометричних перетворень: “Автоматика-2000”. –Львів, Матеріали міжнародної конференції з автоматичного управління. – 2000. – Ч2. – С. 208-211.
Ваврук Є.Я., Рашкевич Ю.М., Цмоць І.Г. Оцінка основних характеристик процесорів управління та обробки інформації на НВІС: Праці міжнародної науково-технічної конференції "Інформаційні системи та технології". – Львів, 1999. – С. 46-49.
Рашкевич Ю.М., Ткаченко Р.О., Цмоць І.Г., Демида Б.А., Батюк А.Є. Особливості реалізації штучних нейронних мереж на базі паралельно-потокових систем з організацією зв'язків через багатопортову пам'ять: Матеріали міжнародної науково-технічної конференції "Сучасні проблеми засобів телекомунікації, комп'ютерної інженерії та підготовки спеціалістів". – Львів, 1998. – С. 68-69.
Демида Б.А., Цмоць І.Г. Структурна організація паралельної пам'яті мультипроцесорних систем управління і цифрової обробки сигналів: Матеріали 4-ї Української конференції з автоматичного управління "Автоматика 97". – Черкаси, 1997. – Т.4. – С. 55.
Батюк А., Балич Б., Вінтоняк Я., Цмоць І. Організація обчислювального процесу представлення і розпізнавання зображень у пороговому базисі // Праці 3-ї Всеукраїнської міжнародної конференції "УкрОБРАЗ'96". – Київ, 1996. – С. 77-79.
Кушнір Б.Й., Цмоць І.Г. Процесори цифрової обробки сигналів для бортових систем управління: Праці 2-ї Української конференції "Автоматики-95". – Львів, 1995. – Т.4. – С. 115-116.
Дикун А.С., Захарко Ю.М., Кушнір Б.Й., Мороз І.В., Паньків Р.С., Цмоць І.Г., Яцимірський М.М. Комплект великих інтегральних схем для побудови високопродуктивних процесорів цифрової обробки сигналів: Праці 2-ї Всеукраїнської міжнародної конференції "УкрОБРАЗ'94". – Київ, 1994. – С. 248-250.
