У дисертаційній роботі вирішено важливу науково-технічну проблему – підвищення ефективності РЗОТ шляхом відображення вихідних задач і алгоритмів на архітектуру та структуру проектованих пристроїв і систем на базі ПЛІС за критеріями «швидкодія – складність реалізації» на основі розроблених формалізованих методик побудови й динамічної перебудови їхньої архітектури і структури, виходячи із властивостей реалізованих алгоритмів, а також логічних, конструктивних і технологічних особливостей ПЛІС, та інструментальних засобів їхнього проектування. При цьому отримано такі основні теоретичні та практичні результати й наукові висновки. 1. Внаслідок виконаного аналізу еволюції, тенденцій розвитку і технології реалізації нового класу компонентів ЗОТ – програмовних логічних інтегральних схем визначено, що ПЛІС надають можливості побудови на їхній основі пристроїв і систем з властивістю реконфігуровності, що забезпечує адаптацію до широкого спектра задач і одержання високих технічних характеристик проектованих пристроїв і систем. 2. Сформульовано концептуальні основи, розроблено принципи побудови й функціонування нового класу пристроїв обчислювальної техніки і систем керування з реконфігуровною архітектурою, яким на відміну від традиційних (фон-нейманівського типу) притаманна висока динамічність перебудови, багаторівневість та паралельність обробки даних. Це дозволяє розроблювачам (користувачам) створювати ефективні функціональні засоби ОТ для довільних алгоритмів, забезпечуючи при цьому можливість їхньої структурної адаптації, у тому числі в реальному часі, до розв'язуваної задачі (алгоритму), а також тиражувати ці засоби для широкого кола розроблювачів, зводячи процес проектування цифрових пристроїв до вибору оптимальної структури з бібліотеки структур за критеріями «швидкодія – складність реалізації» з настроюванням відповідних параметрів. 3. Модифіковано відомий логіко-інформаційний метод проектуванням реконфігуровних пристроїв і систем, основною відмінністю якого стала орієнтація на функціональні можливості ПЛІС. У запропонованому вигляді він дозволяє оперувати з довільною кількістю рівнів програмування, визначати оптимальну кількість таких рівнів і синтезувати оптимальну структуру пристрою, яка є багаторівневою ієрархічною системою з необмеженим числом рівнів, за класом критеріїв «швидкодія – складність реалізації». 4. Запропоновано новий клас обчислювальних структур – адаптивні логічні мережі. Показано, як для базової множини структур АЛМ і навчальних вибірок, заданих множиною двійкових векторів, використовуючи поліноміальне представлення, коефіцієнти якого представляються, зокрема, матрицею Адамара, можна аналітично визначити множину логічних функцій (функціональне настроювання) компонентів АЛМ за функціональних обмежень, попередньо визначених також аналітичним шляхом, що дозволить, минаючи процес безпосереднього синтезу, виконати передпроектне оцінювання можливості реалізації розроблюваних пристроїв. Процес проектування полягає в коректному відображенні вхідної множини даних у вихідну множину даних і зводиться до формально–аналітичної процедури декомпозиції з використанням попередньо отриманих функціональних обмежень. Запропонований апарат ефективно підтримує процес адаптації АЛМ на класах задач, які зводяться до процедури класифікації, включаючи задачі природної класифікації. 5. Запропоновано ряд структур АЛМ у вигляді "трикутної", "трапецеїдальної" і «прямокутної» матриць для широкого класу задач. Процес настроювання матриць зводиться до визначення типів логічних функцій елементарних компонентів і структури зв'язку із заданої множини, яка є обмеженою. Запропоновані структури відрізняються потужністю реалізованих булевих функцій та апаратними витратами. Для кожної з них визначені аналітичним шляхом асимптотичні оцінки складності (залежно від розрядності вхідних двійкових векторів) і потужність вихідної множини двійкових векторів. На основі базових структур АЛМ запропоновано реалізацію нейроподібних мереж Хемінга для вирішення задач, що зводяться до процедури віднесення вхідного двійкового вектора до одного (або декількох у випадку граничної міри близькості) із заданої множини шаблонів шляхом визначення міри близькості, за яку обрано відстань Хемінга. Визначено, що похибка при виконанні процедури класифікації заданої множини -розрядних двійкових векторів (процедуру реалізовано лінійно-блоковою структурою з набору функціональних вузлів (ФВ) зі стільниковою структурою зв'язку, настроювання, тобто визначення типів логічних функцій складових компонентів, здійснюється за аналізом суміжних двійкових розрядів на основі таблиці істинності логічних функцій), буде мінімальною, якщо необхідна кількість ФВ визначається величиною . Для підвищення ефективності виявлення, локалізації й виправлення помилок у цифрових кодах запропоновано використовувати розроблені алгоритми синтезу перетворювача циклічного коду Хемінга, структура зв'язків між рівнями якого, залежно від розрядності вхідних двійкових векторів, визначається аналітично, а структура зв'язків у межах одного рівня є незмінною, що відкриває нові перспективи для розробки відмовостійких засобів ОТ і СК. Запропонований підхід дозволяє за рахунок змінної (визначена аналітично) структури зв'язків кожного рівня реалізувати таку процедуру для -розрядних кодів на () рівнях (порівняно з () рівнями при постійній структурі зв'язків). 6. Створені методи й засоби проектування дозволили розробити нові алгоритми і проблемно-орієнтовану відкриту бібліотеку функціональних пристроїв. Зокрема, це структури пристроїв: визначення медіани з потактною конвеєрною обробкою вхідних даних; сортування даних, підвищення швидкодії якого досягається виключенням непродуктивних звертань до пам'яті; суматори Хемінга (для довільної розрядності); граничні пристрої (для довільної розрядності вхідних даних і значення порога); множення матриць; множення із плаваючою точкою (згідно зі стандартом IEEE–754) та ін. 7. Розроблено базову структуру реконфігуровного процесора із множиною функціональних полів, що дозволяє функціонально орієнтувати його на довільний клас задач (алгоритмів), підтримуючи, зокрема, паралельну, конвеєрну й паралельно-конвеєрну обробку даних, який захищено патентом України. Розроблений процесор є основою для побудови цілого ряду обчислювальних систем високої складності, продуктивності й живучості. 8. Прикладними проектами підтверджено, що розроблені методики побудови і проектування цифрових пристроїв на ПЛІС розширюють можливості сучасної HDL-технології на системно-алгоритмічному й логічному етапах проектування, що в підсумку дозволяє збільшити можливості останніх стосовно: скорочення часу розробки проекту, постійного розширення переліку IP-Core, поведінкового опису й автоматичного синтезу схем, прискорення процесу верифікації, скорочення часу внесення змін і зменшення об'єму документації; поліпшення верифікованості проекту при використанні мови VHDL для формування файлу вхідних впливів, що імітує стенд для перевірки розроблювального пристрою (VHDL Test Bench); можливостей використання проекту для інших інтегральних технологій, а також використання компонентів одного проекту в іншому (Design reuse). |
